制約電源適配器頻率提升的局限是什么？

中小功率場合，我理解為0-10kW, 高頻理解為1-3Mhz。電源適配器廠家偉達源科技在研究超高頻20Mhz的開關電路，但是由于功率僅局限于20W之內，所以不再討論的話題之內（真實原因是我不懂，哈哈）。 

電源適配器廠家對于將頻率提升特別謹慎，在高頻狀態下，寄生參數帶來的不確定性尤其難以預測，以下是美國MPS的MP2160，其頻率高達3.5M，堪稱DC-DC領域的跑車。

 

類似于在微電子產業中著名的摩爾定律，從1970年開始，電力電子變換器的功率密度大約每十年增加一倍。這和功率半導體發展的軌跡密切相關，受益于硅器件封裝和溝道結構不斷的發展，開關頻率已經推到了兆赫茲級別，被動元件的體積不斷減小，變換器提高了功率密度，但是高開關頻率帶來的高開關損耗、高磁芯損耗使得整個系統損耗大幅增加，散熱系統也隨之增加，所以現在阻礙電力電子變換器功率密度進一步提高的技術屏障在散熱系統和高頻電磁設計，以及先進的功率集成和封裝技術。

 

為了維持這個功率密度的發展速度，很多電力電子前沿研究已經轉移到散熱基板研究，被動元件集成等方面的研究。就算現在把開關頻率提到很高，功率密度也是被這些因素制約的。

    下面我稍微展開來說下： 

    1.開關損耗 開關損耗確實是限制因素之一，但是氮化鎵器件的推出已經讓開關損耗在1-3Mhz這個范圍內變得可以接受，我下面附一張圖片，這是三家公司推出的650V的GaN device，可以看出最好的管子開通損耗已經4uJ，關斷損耗在8uJ(測試條件在400V, 12A)，還有一家叫RFMD的公司，其650V的管子基本可以和Transphorm平齊。而同電壓電流等級的硅器件很多管子都還在以mJ為單位。    下面在貼出一張低壓氮化鎵和硅器件的比較，可以看出，總體來說，驅動損耗也會變得很小。

 

還有一點很重要，寬禁帶半導體的工作結溫很高，以目前的工藝來說，Sic的結溫可以工作到200°，氮化鎵可以工作到150°。而硅器件呢，我覺得最多100°就不得了。結溫高，意味著相同損耗下，需要給寬禁帶半導體設計的散熱器表面積要小很多，何況寬禁帶半導體的損耗本身還小。

    但是開關頻率的提高，往往只能使用QFN或者其他一些表貼器件減少封裝寄生參數，這給散熱系統帶來了極大的挑戰，原來To封裝可以加散熱器，減少到空氣對流的熱阻，而現在不行了。所以如果想在高頻下工作，第一問題就是解決散熱，把高開關損耗導出去，尤其是在kW級別，散熱系統非常重要。現在學界解決這個問題的手段偏向于把器件做成獨立封裝，采用一種叫DCB的技術，用陶瓷基板散熱，器件從陶瓷上表面到下表面的熱阻基本為0.4°C/W（有些人也用metal core PCB, 但是要加絕緣層，熱阻一般在4°C/W），而FR4為20°C/W。

總結一下，半導體不斷在發展，開關損耗也在顯著下降，而封裝越來越小，現在來看，我們要做的是怎么把那些熱量從那么小的表貼封裝下散出去。

    熱處理可以通過數學建模搭建熱平臺來進行西醫式地解決，這一點在老艾默生，華為與麥格米特是做得比較好的。通俗地描述“熱處理”，就是去火。電源適配器功率密度越來越大是一個趨勢，另外一個趨勢是標準化、模塊化。